文件名称：Verilog实例之PS2描述
文件大小：573KB
文件格式：RAR
更新时间：2013-01-01 14:49:56
Verilog
用Verilog语言描写的PS2，含源代码，仿真波形，工程文件
【文件预览】：
实战训练4 PS2接口控制
----rtl()
--------top.v(2KB)
--------lcd.v(4KB)
--------ps2_keyboard.v(25KB)
--------DIV16.v(243B)
--------div_256.v(250B)
--------top.ucf(922B)
----download()
--------top.mcs(583KB)
----说明.txt(344B)
----project()
--------top.pad_txt(41KB)
--------div16.syr(10KB)
--------top.ncd(105KB)
--------top.ngc(106KB)
--------top.vf(2KB)
--------_impact.log(4KB)
--------top.twr(2KB)
--------top.v(2KB)
--------lcd.v(4KB)
--------top_synthesis.v(120KB)
--------ps2_keyboard.v(19KB)
--------top_pad.txt(41KB)
--------ps2_keyboard_interface.spl(284B)
--------top.twx(13KB)
--------top.lfp(801B)
--------automake.log(0B)
--------xst()
--------DIV16.v(243B)
--------top.ngr(127KB)
--------__projnav()
--------__projnav.log(79KB)
--------div16_summary.html(3KB)
--------top.placed_ncd_tracker(0B)
--------top_map.ngm(307KB)
--------top.routed_ncd_tracker(0B)
--------top.prj(126B)
--------top.ngm(307KB)
--------top.syr(34KB)
--------top_map.ncd(58KB)
--------top.pad(10KB)
--------_ngo()
--------div_256.v(250B)
--------div16.ngr(5KB)
--------top.sch(6KB)
--------top_pad.csv(10KB)
--------.untf(0B)
--------top.nc1(37B)
--------project.ise(5KB)
--------project.ise_ISE_Backup(5KB)
--------div_256.spl(83B)
--------div16.cmd_log(59B)
--------top_vhdl.prj(0B)
--------div16.spl(81B)
--------bitgen.ut(470B)
--------top.ut(470B)
--------top.par(5KB)
--------top.bgn(5KB)
--------transcript(467B)
--------div16.prj(24B)
--------project.dhp(3KB)
--------top.synth_nlf(646B)
--------lcd.spl(123B)
--------ascii码表.txt(3KB)
--------top.ngd(181KB)
--------top.mrp(10KB)
--------div16_vhdl.prj(0B)
--------top.ucf(922B)
--------top_summary.html(5KB)
--------top.cmd_log(2KB)
--------top_synthesis.nlf(646B)
--------top.xpi(46B)
--------div16.stx(0B)
--------top.versim_synth(112B)
--------top_last_par.ncd(105KB)
--------top.ucf.untf(0B)
--------top.stx(0B)
--------top.pcf(1KB)
--------div16.ngc(2KB)