电子设计大赛测波形周期

【文件属性】：

文件名称：电子设计大赛测波形周期

文件大小：916B

文件格式：NONE

更新时间：2014-09-22 09:27:49

FPGA 测周期

用FPGA测试波形的周期，在10hz到10Khz之间。用verilog语言实现。