Verilog数字系统设计教程（夏宇闻）

【文件属性】：
文件名称：Verilog数字系统设计教程（夏宇闻）
文件大小：22.23MB
文件格式：RAR
更新时间：2013-03-23 15:41:55
Verilog 教程 夏宇闻 很好的Verilog教材 值得推荐 呵呵

【文件预览】：
Verilog数字系统设计教程.pdf
夏宇闻verilog课件ppt
----语法2.ppt(295KB)
----语法.ppt(654KB)
----HDL.ppt(432KB)
----语法入门.ppt(194KB)
----示例.ppt(156KB)
----语法进阶.ppt(317KB)