文件名称：processor
文件大小：606KB
文件格式：ZIP
更新时间：2024-04-18 12:47:47
Verilog
处理器350 Robert Barnette
【文件预览】：
processor-main
----stallControl.v(766B)
----or32bit.v(1KB)
----MW.v(280B)
----multControl.v(549B)
----lls8bit.v(277B)
----regfile.v(8KB)
----mux_4.v(321B)
----lls1bit_tb.v(373B)
----dffe.v(579B)
----RAM.v(794B)
----processor.v(6KB)
----bypassControl.v(2KB)
----PW.v(576B)
----CLA_8bit_adder.v(3KB)
----and32bit.v(1KB)
----ars2bit.v(161B)
----reg65.v(3KB)
----adder32.v(940B)
----lls1bit.v(130B)
----multData.v(1KB)
----Test Files()
--------Memory Files()
--------Assembly Files()
--------Output Files()
--------Verification Files()
----equals0.v(361B)
----ROM.v(505B)
----reg64.v(3KB)
----ars1bit.v(135B)
----DX.v(343B)
----negate32.v(231B)
----FD.v(230B)
----exceptionHandler.v(922B)
----divider.v(2KB)
----lls4bit.v(193B)
----FileList.txt(619B)
----mux_8.v(384B)
----alu_tb.v(4KB)
----arsbarrel.v(489B)
----README.md(35B)
----multdiv.v(971B)
----proc(2.79MB)
----regFileAndSXControl.v(956B)
----aluControl.v(668B)
----ars16bit.v(521B)
----ars4bit.v(212B)
----multiplier.v(3KB)
----llsbarrel.v(491B)
----tristate32.v(141B)
----ars8bit.v(315B)
----full_adder.v(272B)
----alu.v(1KB)
----decoder32.v(180B)
----reg32.v(2KB)
----Provided Behavioral Components()
--------regfile.v(862B)
--------divider.v(2KB)
--------multdiv.v(971B)
--------dffe_ref.v(552B)
--------multiplier.v(3KB)
--------alu.v(1KB)
----XM.v(277B)
----lls2bit.v(151B)
----signExtend.v(943B)
----mux_2.v(160B)
----Wrapper.v(2KB)
----lls16bit.v(453B)
----Wrapper_tb.v(7KB)
----not32bit.v(887B)