文件名称：采用20nm FinFET技术的高速节能倍增器-研究论文
文件大小：884KB
文件格式：PDF
更新时间：2024-06-09 10:44:56
Delay FinFET Logic Gates Multiplier
VLSI技术对于芯片制造至关重要，并且乘法器电路用于电子产品的设计一致性，体积小，速度快等优点。乘法器在当前的计算机处理和不同应用中起着重要作用。 乘法器是某些快速框架中的关键部分，例如FIR通道，芯片，ALU和其他业务应用程序，例如PC，移动设备，快速微型计算机，以及一些广泛使用的处理器，需要倍增器。 自最近几年以来，MOSFET的微小尺寸（在许多纳米以下）带来了一些操作问题，例如，入口氧化物溢漏扩大，交叉点溢漏加剧，超限下传导高以及产量反对性降低。 为了克服上述问题，FinFET具有扩大工作速度，降低力利用，减少静态泄漏电流的优势，可通过取代MOSFET来理解大多数应用。 乘法器是通过使用FinFET设计的。 我们可以针对特定应用使用此乘数。 连续乘法器电路被广泛地用于诸如存储器的数据存储，并且被用于顺序电路。 该计划是利用具有20nm创新能力的Cadence技术重新制定的。 通过考虑基本的呈现度量，例如延期，强制和强制推迟项目（PDP），能量延缓项目（EDP）测量，而不是其他标准电路来进行近乎执行调查。