文件名称：state_machine
文件大小：99KB
文件格式：ZIP
更新时间：2023-12-25 05:21:58
fpga 非阻塞赋值 状态机
非阻塞赋值的理解没到位，没找到bug。当cnt计数用negedge clk_x时，那么cnt在7之后还会累加，原因就是"cnt <= ;"cnt值在always块时钟边沿采时，要保证建立时间，即你要看，此边沿前面各信号的状态是不是满足条件的，满足就能正常执行，不满足，执行不了。
【文件预览】：
state_machine
----state_machine()
--------sm.v.bak(3KB)
--------sm_tb.v(3KB)
--------vsim.wlf(72KB)
--------work()
--------2-4.png(24KB)
--------modelsim.ini(74KB)
--------sm.mpf(77KB)
--------sm.v(3KB)
--------2-3.png(24KB)
--------sm.cr.mti(277B)