文件名称：connectal:Connectal是用于软件驱动的硬件开发的框架
文件大小：3.31MB
文件格式：ZIP
更新时间：2024-05-23 05:58:40
fpga zynq hardware verilog bluespec
连接体 Connectal为在FPGA中的用户模式代码和自定义硬件之间划分的应用程序提供了一个硬件-软件接口。 Portal可以自动为基于消息的界面构建软件和硬件胶水，并且还提供了在应用程序和硬件之间配置和使用共享内存的功能。 硬件和软件之间的通信由事件和硬件和软件之间共享的内存区域的双向流提供。 从软件到硬件的事件称为请求，从硬件到软件的事件称为指示，但实际上它们是对称的。 逻辑请求/指示对被称为一个门户。”应用程序可以利用多个门户，其可以被独立地指定的。由BSV接口声明，从该指定的门户connectalgen生成BSV和C ++包装和代理。 Connectal有一个邮件列表： ://groups.google.com/forum/#!forum/connectal 有关更多详细信息，请参见文档： : 支持平台 Connectal在Zynq平台（包括zedboard和zc70