一种Viterbi译码器的设计

【文件属性】：

文件名称：一种Viterbi译码器的设计

文件大小：170KB

文件格式：PDF

更新时间：2013-10-30 08:02:41

Viterbi译码 VHDL Modelsim仿真

阐述卷积码和Viterbi译码的基本原理，并用VHDL来编程