状态机合于复杂时序电路设计

【文件属性】：

文件名称：状态机合于复杂时序电路设计

文件大小：977KB

文件格式：PPT

更新时间：2014-06-28 14:03:18

EDA 状态机 第六章

很好用的状态机，第六章的，里面都说明白了状态机怎么用，有几种状态机，很好很好，6.1 有限状态机设计初步设计一个信号发生器，要求能够循环产生00011010这样的信号。有限状态机（FSM：Finite State Machine）是一种时序电路的设计方法，用来对真实电路的控制过程进行建模。适合于复杂时序电路设计，产生复杂控制信号。