文件名称：fpga-jtag-axi-demo
文件大小：4KB
文件格式：ZIP
更新时间：2024-04-29 01:11:02
SystemVerilog
Xilinx AXI JTAG演示 基本演示展示了一种解决方案，该解决方案使用Xilinx的jtag_axi_master IP内核通过Python脚本远程控制FPGA板。 用法 $ git clone < repo> $ cd < repo> $ make $ jtag_axi_tool 要求 Digilent FPGA板。 Xilinx 版本2020.2。
【文件预览】：
fpga-jtag-axi-demo-main
----Makefile(70B)
----jam-demo-firmware()
--------Makefile(445B)
--------artix7a35t-artya7.tcl(323B)
--------artya7c.sv(2KB)
--------artya7c.xdc(5KB)
----README.md(910B)