基于MIPS32的5级流水线CPU设计与实现.zip

【文件属性】：
文件名称：基于MIPS32的5级流水线CPU设计与实现.zip
文件大小：11.45MB
文件格式：ZIP
更新时间：2023-04-08 07:20:06
vivado verilog MIPS32 采用MIPs32指令格式，利用vivado软件进行CPU设计。实现功能如下： 1.设计的流水线 CPU 能够执行 20 条整数指令，如sw,lw,beq,jal等。每条指令的编码长度均为 32 位。 2.采用 5 级流水线技术，具有数据前推机制。 3.具有解决控制冒险，数据冒险等问题的能力，能够插入气泡暂停等。 4.具有缩短分支的延迟等方案。 详细分析过程及代码分析参见：https://blog.csdn.net/qq_45288566/article/details/103657295