文件名称:verilog语言编码规范
文件大小:805KB
文件格式:PDF
更新时间:2015-12-04 20:32:40
verilog 编码 规范
Verilog HDL语言编码的一般规范,以及使用时的注意事项。包括可综合设计和纯仿真设计。适用于百万门级电路的代码管理和书写。
文件名称:verilog语言编码规范
文件大小:805KB
文件格式:PDF
更新时间:2015-12-04 20:32:40
verilog 编码 规范
Verilog HDL语言编码的一般规范,以及使用时的注意事项。包括可综合设计和纯仿真设计。适用于百万门级电路的代码管理和书写。