文件名称：有效容忍单粒子多点翻转的加固锁存器
文件大小：1.81MB
文件格式：PDF
更新时间：2024-07-27 04:47:27
锁存器集成电路芯片
随着集成电路工艺不断改进，电荷共享效应诱发的单粒子多点翻转已经成为影响芯片可靠性的重要因素为此提出一种有效容忍单粒子多点翻转的加固锁存器：低功耗多点翻转加固锁存器（ low power mulTIple node upsethardened latch. LPMNUHL）。该锁存器基于单点翻转自恢复的双联互锁存储单元（ dual interlocked storage cell.DICE构建三模冗余容错机制，输岀端级联¨三中取二”表决器。可以有效地容忍单粒子多点翻转，表决输岀正确逻辑值。不会出现高阻态，可以有效地屏蔽电路内部节点的软错误。该锁存器能够100%容忍三点翻转，四点翻转的容忍率高达90.30%.通过运用高速传输路径、时钟选通技术和钟控表决器，该锁存器有效地降低了功耗.32nm工艺下 SPICE仿真表明，与加固性能最好的三点翻转加固锁存器综合比较， LPMNUHL的延迟平均降低了40.16%，功耗平均降低了44.96%，功耗延迟积平均降低了65.40%，面积平均降低了34.60%、并且对电压/温度波动不敏感。