基本时序逻辑设计.zip

【文件属性】：

文件名称：基本时序逻辑设计.zip

文件大小：999KB

文件格式：ZIP

更新时间：2022-08-20 10:35:19

CPLD VHDL

通过VHDL语言在CPLD上实现基本时序逻辑设计，包括：按键去抖、计数器、流水灯、抢答器、移位寄存器