文件名称：北航夏宇闻verilog讲稿ppt
文件大小：376KB
文件格式：RAR
更新时间：2012-11-29 13:18:17
verilog 教程
该ppt是夏宇闻先生编著的《Verilog数字系统设计教程》的配套讲稿，由夏宇闻EDA实验室编写
【文件预览】：
北航夏宇闻verilog讲稿ppt
----语法2.ppt(295KB)
----语法.ppt(654KB)
----HDL.ppt(432KB)
----语法入门.ppt(194KB)
----示例.ppt(154KB)
----语法进阶.ppt(317KB)