文件名称：CPLD-FPGA课程文件
文件大小：7.65MB
文件格式：RAR
更新时间：2016-10-14 17:05:50
FPGA 课件
西安电子科技大学CPLD—FPGA实验基础课程课件，包括PLD介绍、verilogPHD硬件编程语言，附部分实验代码
【文件预览】：
CPLD-FPGA课程文件
----课程讲义()
--------6.ModelSim使用教程.ppt(1.42MB)
--------3.Verilog HDL硬件描述语言.ppt(834KB)
--------0.CPLD_FPGA应用实验.ppt(1.97MB)
--------1.可编程逻辑器件基础.ppt(3.46MB)
--------2.数字系统设计方法.ppt(486KB)
--------5.基本电路的Verilog描述.ppt(888KB)
--------4.Verilog HDL教程其他.ppt(165KB)
----秒钟计数器程序()
--------bcd_cnt60.v(585B)
--------！缺顶层模块.txt(0B)
--------clk6m_to_1s.v(1KB)
--------decoder47.v(507B)
----Modelsim仿真源代码()
--------cnt60.v(770B)
--------！模60BCD码加法计数器.txt(0B)
--------tb_cnt60.v(519B)
----CPLD开发板管脚分配.pdf(66KB)
----讲义相关源代码()
--------procedure.v(2KB)
--------add.v(192B)
--------FA_behav1.v(307B)
--------trist.v(360B)
--------if_else.v(1KB)
--------FA_behav2.v(221B)
--------60bcd_count.v(858B)
--------module.v(294B)
--------sd.v(3KB)
--------example.v(5KB)
--------FA.v(322B)
--------关联例程.v(319B)
--------others.v(514B)
--------Four_bit_FA.v(520B)
--------FA_flow.v(319B)
--------serial1.v(537B)
--------decode4_7.v(694B)
--------compare.v(241B)
--------other.v(483B)