超前滞后型数字锁相环LL―DPLL在FPGA/CPLD中的实现 (2009年)

【文件属性】：

文件名称：超前滞后型数字锁相环LL―DPLL在FPGA/CPLD中的实现 (2009年)

文件大小：144KB

文件格式：PDF

更新时间：2024-06-01 09:15:58

自然科学 论文

研究超前滞后型数字锁相环的系统原理.讨论了数字信号在3个功能模块超前滞后的原理，给出了它们在FPGA/CPLD中实现的方式，为需要全数字锁相环控制的设备提供了一种可行的电路设计方案.