文件名称：GPCore:这是我们在AlexU 21中毕业项目的基础仓库
文件大小：391KB
文件格式：ZIP
更新时间：2024-04-23 21:01:14
SystemVerilog
亚历克斯·库尔 这是我们在AlexU 21中构建Linux功能RISCV SoC的毕业项目的基础回购 u处理器设计 这是一个6阶段的riscv 32 IM，最初是为了与OpenPiton形成SoC而构建的，并通过连接特定的IP进行了加密优化。 依序订购RV32IM。 使用记分板来阻止每种危险（最简单的解决方法）。 OpenPiton集成（以利用缓存和原子操作）。 特权ISA。 加密IP。 安装OpenPiton + AlexCore 逐步介绍如何运行开发环境 安装RISCV工具链 //Install Prerequisites $ sudo apt-get install autoconf automake autotools-dev curl python3 libmpc-dev libmpfr-dev libgmp-dev gawk build-essential biso
【文件预览】：
GPCore-master
----AlexSoC.PNG(138KB)
----.gitignore(6B)
----src()
--------ALU.sv(2KB)
--------instr_decoder.sv(12KB)
--------execute_stage.sv(16KB)
--------core.sv(18KB)
--------inst_mem.sv(574B)
--------decode_stage.sv(6KB)
--------data_mem.sv(3KB)
--------issue_stage.sv(14KB)
--------csr_regfile.sv(19KB)
--------csr.sv(2KB)
--------debug_module.sv(3KB)
--------mem_wrap.sv(16KB)
--------mul_div.sv(2KB)
--------commit_stage.sv(1KB)
--------branch_unit.sv(531B)
--------scoreboard_data_hazards.sv(4KB)
--------regfile.sv(974B)
--------frontend_stage.sv(9KB)
----LICENSE(1KB)
----block_diagram.PNG(58KB)
----flist.gpcore(304B)
----README.md(3KB)
----ICpedia.PNG(164KB)
----test()
--------tb_commit_stage.sv(1KB)
--------tb_mem_wrap.sv(2KB)
--------tb_exe_stage.sv(3KB)
--------tb_regfile.sv(2KB)
--------tb_issue.sv(4KB)
--------tb_branch_unit.sv(1KB)
--------tb_mul_div.sv(6KB)
--------pkg_instructions.sv(4KB)
--------tb_ins_mem_debug.sv(1KB)
--------tb_ALU.sv(771B)
--------tb_decode_stage.sv(1KB)
--------tb_data_mem.sv(3KB)
--------Piton_tb.sv(4KB)
--------tb_front_end.sv(2KB)
--------tb_instr_decoder.sv(1KB)
--------tb_issue.sv.bak(4KB)