文件名称：设计平台-大数据百科全书encyclopedia of big data technologies
文件大小：384KB
文件格式：PDF
更新时间：2024-06-27 11:07:46
LDPC FPGA 编码器
4.1 设计平台 本文采用的开发平台是 Altera 公司的 StratixII_DSP 开发套件，它包括 StratixII_DSP 的 开发板一套，用于开发用户逻辑部分的 QUARTUS II（包括 SOPC BUILDER）软件以及用 于软件开发的 NIOS II IDE。 StratixII_DSP 开发板的核心是一片 StratixII 2S60C4ES 的 FPGA，约 600 万门左右。板 上还有 FLASH，SDRAM 等存储器，串口和 JTAG 等对外接口，还有 ADC 和 DAC 各两片。 利用这套开发平台，我们可以把设计出的 LDPC 高速编码器载入到开发板的 NIOS 系统 中，对开发板输入系统命令，使编码器能够正常的运行起来。通过逻辑分析仪，测试编码输 出结果从而验证系统的正确性。 开发板上的FPGA是Altera公司的FPGA芯片StratixII EP2S60F1020C4ES，Stratix® II 器 件建立在 1.2V、90nm、SRAM 工艺之上。芯片的 1020 个输出端可以配置成不同的输出标 准，比如 LVTTL 方式，LVDS 方式，HyperTransport 方式等。其中 LVTTL 方式在 4mA 电流 驱动下， 快可以输出 225Mbps 的数据，LVDS 和 HyperTransport 方式可以输出高达 1Gbps 的数据速率。 表 1 StratixII EP2S60F1020C4ES 资源[5] Name Fast PLLs Enchanced PLLs M512 RAM 512bits M4K RAM 4kbits M-RAM 512kbits RAM Total(bits) Number 8 4 329 255 2 2,544,192 LEs DSP Blocks Pins 60,440 36 1020