文件名称:异步通信串口的接收模块设计
文件大小:17KB
文件格式:DOC
更新时间:2016-01-01 14:49:51
FPGA Verilog 串口
基于FPGA的串口设计,采用verilog语言用5个状态机设计的异步通信串口,其中注解非常详细,大家都能看懂
文件名称:异步通信串口的接收模块设计
文件大小:17KB
文件格式:DOC
更新时间:2016-01-01 14:49:51
FPGA Verilog 串口
基于FPGA的串口设计,采用verilog语言用5个状态机设计的异步通信串口,其中注解非常详细,大家都能看懂