文件名称:EDA技术与VHDL部分实验作业
文件大小:454KB
文件格式:RAR
更新时间:2013-01-03 17:25:27
EDA技术与VHDL部分实验作业
EDA技术与VHDL(清华大学版)课后部分实验作业解答,仅供参考
【文件预览】:
EDA作业三16位二进制加减可控计数器.doc
EDA实验1:组合逻辑 3-8 译码器的设计.doc
EDA_作业4_按图写VHDL状态机.doc
EDA作业二D触发器的时序电路.doc
EDA作业一8位全减器.doc
文件名称:EDA技术与VHDL部分实验作业
文件大小:454KB
文件格式:RAR
更新时间:2013-01-03 17:25:27
EDA技术与VHDL部分实验作业
EDA技术与VHDL(清华大学版)课后部分实验作业解答,仅供参考