verilog 标准

【文件属性】：

文件名称：verilog 标准

文件大小：2.63MB

文件格式：PDF

更新时间：2023-07-07 20:27:56

VHDL Verilog

Verilog是一种用于描述、设计电子系统（特别是数字电路）的硬件描述语言，主要用于在集成电路设计，特别是超大规模集成电路的计算机辅助设计。Verilog是电气电子工程师学会（IEEE）的1364号标准。