用Verilog语言实现任意整数分频器

【文件属性】：
文件名称：用Verilog语言实现任意整数分频器
文件大小：38KB
文件格式：DOCX
更新时间：2019-01-03 13:04:04
分频器 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。 但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以 达到对时钟操作的目的。