文件名称：riscv-cores-list:RISC-V内核，SoC平台和SoC
文件大小：13KB
文件格式：ZIP
更新时间：2024-05-23 05:25:06
asic fpga risc-v socs open-isa
该页面-要进行任何添加或更改，请发送电子邮件至 RISC-V内核和SoC概述 本文档介绍了致力于实现RISC-V规范的各种内核和SoC的状态。 请注意，这些内核/ SoC均未通过开发中的RISC-V合规套件。 请添加到列表中并修复错误-有关详细信息，请参见我们的。 核心数 名称 供应商 链接 能力 私下规格 用户规格 主要语言 执照 阿维斯帕多 半动态 RV64 1.10 RV64GC，2.2，多核，支持V SystemVerilog 商业执照 阿特雷维多 半动态 RV64 1.10 RV64GC，2.2，多核，支持V SystemVerilog 商业执照 RV32EC_P2 IQonIC作品 RV32 1.11 RV32E [M] C / RV32I [M] C SystemVerilog IQonIC Works商业许可证 RV32IC_P5 IQonIC
【文件预览】：
riscv-cores-list-master
----CONTRIBUTING.md(550B)
----README.md(26KB)
----.README.md.swp(32KB)