IIR滤波器的VHDL设计与仿真

【文件属性】：

文件名称：IIR滤波器的VHDL设计与仿真

文件大小：3.46MB

文件格式：ZIP

更新时间：2017-12-21 04:07:10

EDA IIR FPGA VHDL

采用一种基于FPGA的IIR数字滤波器的设计方案,首先分析了IIR数字滤波器的原理及设计方法，然后通过QuartusⅡ的设计平台，采用自顶向下的模块化设计思想将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加四个功能模块。分别对各模块采用VHDL进行描述后，进行了仿真和综合。