文件名称：多时钟系统下跨时钟域同步电路的设计
文件大小：479KB
文件格式：PDF
更新时间：2021-10-02 14:52:10
FPGA 跨时钟
针对当前 SOC 内部时钟越来越复杂 接口越来越多以及亚稳态 漏信号等常见的各种问题 分析了以往的优化方法的优缺点 然后从电路的角度出发 提出了一种新的 SOC 跨时钟域同步电路设计的方法 这种方法电路简单可靠性高 通过仿真实验和实测实验验证 能够在多时钟系统中适应最小输入脉宽 不漏信号 避免误触发和多触发 且很好地解决了亚稳态等问题
多时钟系统下跨时钟域同步电路的设计
【文件属性】：