文件名称：无线传感器网络节点中AES协处理器的设计 (2009年)
文件大小：326KB
文件格式：PDF
更新时间：2024-07-02 09:00:49
自然科学 论文
针对无线传感器网络的特点，采用加解密复用，子模块复用技术，低成本Mixeolumn模块的设计，以及操作数隔离，编码优化，动态功耗管理等方法，基于Xilinx公司的Virtex4系列FPGA，完成了用于无线传感器网络节点中的AES一128加解密算法协处理器的优化设计以及FPGA实现。该设计处理速度、面积功耗等都满足常用无线传感器网络节点的要求。