文件名称：CY7C68013A
文件大小：586KB
文件格式：RAR
更新时间：2016-05-09 10:44:36
USB2.0 Verilog FPGA
USB2.0的Verilog实现，含有完整的FPGA代码-Use Verilog to implement the USB2.0 protcol
【文件预览】：
SlaveFIFO（备份20100106）
----SJCJKUSB()
--------SJCJKUSB.Opt(2KB)
--------periph.c(11KB)
--------SJCJKUSB(122KB)
--------periph.LST(20KB)
--------fw.OBJ(55KB)
--------SJCJKUSB.Uv2(2KB)
--------SJCJKUSB_Opt.Bak(2KB)
--------dscr.a51(9KB)
--------STARTUP.OBJ(749B)
--------aa.Opt(314B)
--------syncdly.h(8KB)
--------SJCJKUSB.hex(7KB)
--------dscr.OBJ(1KB)
--------fw.LST(22KB)
--------dscr.LST(18KB)
--------SJCJKUSB_Uv2.Bak(2KB)
--------SJCJKUSB.plg(1KB)
--------SJCJKUSB.M51(95KB)
--------STARTUP.A51(5KB)
--------EZUSB.LIB(26KB)
--------SJCJKUSB.lnp(121B)
--------STARTUP.LST(11KB)
--------USBJmpTb.OBJ(2KB)
--------dscr._ia(31B)
--------lpregs.h(30KB)
--------lp.h(14KB)
--------fw.c(14KB)
--------periph.OBJ(61KB)
----SJCJVC()
--------CyAPI.lib(139KB)
--------resource.h(1006B)
--------SJCJVC.opt(53KB)
--------Debug()
--------SJCJVC.plg(923B)
--------cyioctl.h(8KB)
--------SJCJVC.rc(6KB)
--------SJCJVC.APS(35KB)
--------ReadMe.txt(3KB)
--------res()
--------SJCJVC.cpp(2KB)
--------SJCJVC.dsp(4KB)
--------SJCJVCDlg.cpp(7KB)
--------StdAfx.cpp(208B)
--------SJCJVC.h(1KB)
--------SJCJVCDlg.h(2KB)
--------CyAPI.h(13KB)
--------StdAfx.h(1KB)
--------SJCJVC.dsw(535B)
--------SJCJVC.clw(1KB)
--------SJCJVC.ncb(41KB)
----SJCJSCH.SCHDOC(164KB)
----SJCJKAT()
--------SJCJKAT_Uv2.Bak(2KB)
--------SJCJKAT.c(584B)
--------STARTUP.A51(5KB)
--------SJCJKAT.Opt(768B)
--------SJCJKAT.plg(173B)
--------SJCJKAT.Uv2(2KB)
----SJCJSCH.SCHDOCPreview(96KB)