文件名称：FPGA相关资料
文件大小：5.82MB
文件格式：ZIP
更新时间：2021-04-18 10:34:26
FPGA，约束
FPGA的相关资料，基础教程，主要是关于时钟约束方面的资料
【文件预览】：
FPGA时钟约束
----FPGA时钟约束.pptx(1.46MB)
----(5)Verilog-HDL基础知识.pdf(501KB)
----基于Verilog的有限状态机的编写Shane.pdf(649KB)
----Verilog教程-.ppt(4.01MB)
----FPGA设计中的时钟约束.pdf(346KB)
----verilog语法入门 (2).ppt(317KB)
----FPGA时序约束方法.pdf(1.66MB)