通信系统中串行数据交织器的设计 时间:2020-11-30 04:47:16 【文件属性】: 文件名称:通信系统中串行数据交织器的设计 文件大小:9.53MB 文件格式:RAR 更新时间:2020-11-30 04:47:16 FPGA verilog 基于硬件描述语言(verilogHDL)和FPGA的串行数据交织器设计,包含实验代码、仿真及报告 立即下载