文件名称:数据总线发给FPGA实现多路并行独立串口
文件大小:39.54MB
文件格式:RAR
更新时间:2022-11-18 11:05:01
FPGA VERILOG
利用串口上加FIFO,实现总线上数据由FPGA发送给不同的并行串口,vivado2017.4版本进行开发。代码为发送部分。
文件名称:数据总线发给FPGA实现多路并行独立串口
文件大小:39.54MB
文件格式:RAR
更新时间:2022-11-18 11:05:01
FPGA VERILOG
利用串口上加FIFO,实现总线上数据由FPGA发送给不同的并行串口,vivado2017.4版本进行开发。代码为发送部分。