文件名称:任意奇数分频verilongHDL代码.doc
文件大小:30KB
文件格式:DOC
更新时间:2022-09-21 12:20:57
任意奇数分频 verilongHDL 代码
可以通过修改参数N,M来产生想要的奇数分频时钟,没综合,只是仿真通过,并附有测试代码,有什么错误望大家提出意见。always@(posedge clk or r
文件名称:任意奇数分频verilongHDL代码.doc
文件大小:30KB
文件格式:DOC
更新时间:2022-09-21 12:20:57
任意奇数分频 verilongHDL 代码
可以通过修改参数N,M来产生想要的奇数分频时钟,没综合,只是仿真通过,并附有测试代码,有什么错误望大家提出意见。always@(posedge clk or r