matlab将产生数据源到文件中；verilog仿真文件读取数据源，并将输出保存到文件中

【文件属性】：
文件名称：matlab将产生数据源到文件中；verilog仿真文件读取数据源，并将输出保存到文件中
文件大小：6KB
文件格式：RAR
更新时间：2022-02-16 17:22:13
matlab fpga开发 开发语言 matlab将产生数据源到文件中；verilog仿真文件读取数据源，并将输出保存到文件中

【文件预览】：
channelize_fpga_matlab_sim
----fpga_xdh_matlab_analyse.m(5KB)
----fpga_xdh_matlab_analyse.asv(5KB)
----aatb_ddc.v(2KB)
----aatb_channelize_ddc_fir.v(3KB)
----din_q.txt(80KB)
----din_i.txt(80KB)