文件名称：SystemVerilog+for+verification
文件大小：2.99MB
文件格式：PDF
更新时间：2013-11-06 18:22:37
SystemVerilog+for+verification
SystemVerilog+for+verificationSystemVerilog+for+verification
SystemVerilog+for+verification
【文件属性】：
网友评论
- 很常见的SV的入门简洁教程，但是还是不够实用，多些实例就更好了。