文件名称：数电课设verilog做成数字钟
文件大小：712KB
文件格式：RAR
更新时间：2023-12-27 16:04:15
数电课设
1、设计一个具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）计时器。 2、整点报时。仿*人民广播电台的整点报时信号，即从第59分50秒算起，每隔2秒钟发出一次信号，连续5次，最后一次信号结束即达到整点。不同步扣2分，可通过LED闪烁实现。 3、实现手动校时、校分、校秒功能。（缺一项扣一分，如果利用系统时钟校时，扣1分） 4、定时与闹钟功能，只需要设置分钟和小时。手动设置能在设定的时间发出闹铃声,声音用LED实现。 5、设计一个10个数的倒计时，闪烁显示，闪烁频率自定（无闪烁扣2分）。 6、用LCD液晶屏来显示当前时间。
【文件预览】：
电子钟
----eclk _good()
--------Waveform1.vwf(26KB)
--------show.v(428B)
--------eclk.sof(821KB)
--------eclk.tan.rpt(70KB)
--------eclk.pof(2MB)
--------eclk.vwf(26KB)
--------eclk.sim.rpt(61KB)
--------eclk.done(26B)
--------clkcld.v(322B)
--------eclk.fit.smsg(513B)
--------eclk.map.rpt(37KB)
--------db()
--------clk3.v(232B)
--------eclk.pin(77KB)
--------eclk.qws(3KB)
--------eclk.flow.rpt(4KB)
--------clk2.v(0B)
--------eclk.map.smsg(126B)
--------eclk.cdf(281B)
--------converlcd.v(506B)
--------eclk.dpf(239B)
--------eclk.map.summary(374B)
--------eclk.qsf(6KB)
--------clk.v(223B)
--------eclk.tan.summary(1KB)
--------eclk.v(7KB)
--------eclk.qpf(903B)
--------alarmshow.v(375B)
--------eclk.fit.summary(483B)
--------eclk.asm.rpt(8KB)
--------eclk.fit.rpt(204KB)
----实验报告.doc(323KB)