文件名称：FPGA开发环境入门实验之组合逻辑设计的资料说明
文件大小：2.04MB
文件格式：PDF
更新时间：2024-07-26 23:23:39
FPGA
一、实验目的 1.了解FPGA开发环境及基本操作。 2.熟悉基于FPGA的数字设计方法和步骤。 3.掌握电路的综合和实现。 4.掌握电路仿真与时序分析。 5.熟悉3/8线译码器工作原理 6.设计5人表决器。 二、实验内容和基本原理 1、3/8线译码器 （1）以3/8线译码器为例，以Basys2开发板中的三个拨位开关，SW2，SW1，SW0为三个输入信号，可以代表8种不同的状态，该译码器对这8种状态译码，并把所译码的结果在八个发光二级管（LD7~LD0）上显示。 （2）输入与输出之间逻辑关系