文件名称：Radix-16 Booth流7t (2006年)
文件大小：249KB
文件格式：PDF
更新时间：2024-06-17 20:55:45
工程技术 论文
设计了一种新颖的32×32位高速流水线乘法器结构。该结构所采用的新型Radix-16Booth算法吸取了冗余Booth编码与改进Bootk编码的优点，能简单、快速地产生复杂倍数。设计完成的乘法器只产生9个部分积，有效降低了部分积压缩阵列的规模与延时。通过对5级流水线关键路径中压缩阵列和64住超前进位（CLA）加法器的优化设计，减少了乘法器的延时和面积。经现场可编程逻辑器件仿真验证表明，与采用Radix-8Booth算法的乘法器相比，该乘法器速度提高了11%，硬件资源减少了3%。