采用Karatsuba算法在FPGA上实现双精度浮点乘法 (2014年)

【文件属性】：

文件名称：采用Karatsuba算法在FPGA上实现双精度浮点乘法 (2014年)

文件大小：1.36MB

文件格式：PDF

更新时间：2024-07-08 10:13:25

自然科学 论文

双精度浮点运算广泛应用于数值计算和信号处理中,在IEEE754标准中实现两个双精度浮点乘法需要一个53bit×53bit的尾数乘法器,这样的一个乘法器若采用FPGA实现需要大量的硬件资源。将Karatsuba算法应用于浮点运算器中,采用FPGA实现了一个浮点乘法器,与传统方法相比该乘法器占用硬件资源较少。