文件名称：aib-phy-hardware:高级接口总线（AIB）芯片对芯片的硬件开源
文件大小：25.5MB
文件格式：ZIP
更新时间：2024-04-25 21:45:12
Verilog
高级接口总线（AIB）PHY 该存储库包含AIB接口的RTL和单元模型。 有关的信息，请参见和。 2020年1月29日，版本1.0（rev1和rev2的初始发行版） 修订版1（rev1） rev1开源AIB版本与从移动的原始版本相同。 rev1目录结构为： ├── aib_lib ├── docs ├── how2use ├── maib_rtl ├── ndsimslv 有关详细信息，请参见rev1和子目录下的README.txt。 设计和仿真目录以及内容与先前发布的相同。 新用户应从rev1开始，以加快升级速度。 修订版2（rev2） Rev2具有建议高级用户使用的多管芯AIB实例和测试平台。 主目录结构如下。 有关详细信息，请阅读子目录中的README.txt文件。 ├── docs │ └── archive └── rev