文件名称：HDLC协议IP核的设计与实现
文件大小：1.25MB
文件格式：PDF
更新时间：2024-05-06 10:32:16
FPGA；HDLC 协议；IP 核；FIFO；CRC 校验
文中针对专用ASIC 芯片实现HDLC 协议针对性强，使用不灵活等特点，提出了使用FPGA IP 核来实现HDLC 接口的设计方案。HDLC IP 核包括3 个模块：对外接口模块、接收模块和发送模块。IP 核接收到新数据后存入接收FIFO，对外接口模块将接收到的数据通过总线将数据送入数据处理单元；当需要发送数据时数据处理单元通过总线将数据存入发送FIFO，启动发送模块将数据送出。接收和发送模块自动完成数据的" 插零" 及" 删零"操作。仿真结果表明该IP 核能够正确的接收和发送数据。该方法已在某雷达天线的同步引导数据的收发通信链路中，成功实现了双向数据通信。