synopsys systemverilog 入门项目代码及文档

【文件属性】：

文件名称：synopsys systemverilog 入门项目代码及文档

文件大小：24.08MB

文件格式：ZIP

更新时间：2022-01-19 19:41:23

IC验证 systemverilog

synopsys公司自己编写的用sv语言搭建的验证环境，共计六个实验，跟下来的化找个实习问题不大，配合本博主编写的系列实验效果更佳

【文件预览】：
sv_labs
----solutions()
--------lab5()
--------lab6()
--------lab4()
--------lab3()
--------lab2()
--------lab1()
----rtl()
--------router.v(19KB)
----labs()
--------lab()
SystemVerilog Testbench Lab Guide.pdf