文件名称：简单的UART--verilog
文件大小：876KB
文件格式：RAR
更新时间：2013-08-08 03:51:27
UART--verilog
自己写的一个UART的简易通信程序，包内含QUARTUS的工程。亲自测试，在低于115200下可以取得非常好的通信效果。时间的关系没在更改支持11500的通信速率。
【文件预览】：
mod
----vsim.wlf(40KB)
----uart_ctrl.v(14KB)
----work()
--------txd_ctrl()
--------rxd_ctrl()
--------uart_ctrl()
--------_opt()
--------_temp()
--------uart_ctrl_tb()
--------_info(1000B)
----wave.do(4KB)
----uart.mpf(30KB)
----uart_ctrl_tb.v(1KB)
----uart.cr.mti(519B)
----modelsim.ini(28KB)
----uart_ctrl.xml(1008B)
----uart_ctrl_par.v(1KB)
quartur
----altpll0.tdf(12KB)
----uart.pof(2MB)
----uart.qsf(20KB)
----lpm_fifo_dc0.cmp(1KB)
----uart.fit.rpt(291KB)
----uart.jdi(4KB)
----stp1.stp(219KB)
----altpll0.ppf(355B)
----test.bsf(4KB)
----uart.qws(843B)
----uart.map.summary(464B)
----lpm_fifo_dc0_waveforms.html(837B)
----uart.pin(77KB)
----altpll0_wave0.jpg(402KB)
----uart.fit.summary(606B)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----uart.qpf(903B)
----uart.tan.summary(3KB)
----uart.tan.rpt(1.02MB)
----uart_ctrl.v.bak(14KB)
----lpm_fifo_dc0_wave0.jpg(70KB)
----test.v(3KB)
----lpm_fifo_dc0_wave1.jpg(90KB)
----uart_ctrl.v(14KB)
----uart.sof(821KB)
----uart.map.rpt(208KB)
----txd_ctrl.bsf(3KB)
----uart.bdf(17KB)
----uart_ctrl.bsf(4KB)
----uart.map.smsg(85B)
----altpll0_waveforms.html(628B)
----uart.done(26B)
----lpm_fifo_dc0.tdf(6KB)
----test.v.bak(3KB)
----uart.flow.rpt(22KB)
----altpll0.bsf(3KB)
----lpm_fifo_dc0.bsf(3KB)
----uart.fit.smsg(513B)
----rxd_ctrl.bsf(3KB)
----altpll0.qip(446B)
----lpm_fifo_dc0.qip(378B)
----uart.asm.rpt(7KB)
----uart_ctrl_par.v(938B)
----altpll0.cmp(907B)