文件名称：rv32i-processor:每次点击费用实验室分配
文件大小：444KB
文件格式：ZIP
更新时间：2024-05-06 08:48:11
Verilog
CPC实验室启动培训：处理器设计 设计和构建能够执行RISC-V（RV32I）指令的处理器，以此来理解现代处理器背后的工作原理。 RV32I指令 提供了RV32I中可用的指令列表。 RV32I的规范可在第2章中找到。RISC -V ISA规范：卷1，无特权规范v.20191213的RV32I基本整数指令集，版本2.1部分可。 处理器设计步骤（示例） 1.制作指令执行表（8小时） 指令执行表包含有关每个指令在每个执行阶段（在流水线处理器中）执行什么处理的信息。 2.绘制处理器框图（32小时） 方框图是系统的图，其中主要部分或功能由方框表示，方框由表示方框关系的线连接。 -*： https ： //en.wikipedia.org/wiki/Block_diagram 绘制框图，显示位在不同执行阶段如何流过不同模块（对输入位执行计算的逻辑电路）。 稍后当我们使用Veril
【文件预览】：
rv32i-processor-main
----.gitignore(10B)
----src()
--------sand.v(2KB)
--------id_stage.v(2KB)
--------ex_stage.v(1KB)
--------ex_ctrl.v(4KB)
--------branch_alu.v(2KB)
--------imm_extractor.v(2KB)
--------ld_converter.v(2KB)
--------ir_splitter.v(366B)
--------pc_adder.v(144B)
--------alu.v(1KB)
--------st_converter.v(803B)
--------opcode_fucnt3_to_imm_type.v(2KB)
--------rf32x32.v(2KB)
--------DW_ram_2r_w_s_dff.v(5KB)
----assets()
--------instruction_format.png(202KB)
--------program_counter_module.png(22KB)
--------block_diagram.png(59KB)
--------ex_phase.png(40KB)
--------id_phase.png(32KB)
--------wb.png(63KB)
--------mem_phase.png(50KB)
----doc()
--------instruction_execution_table.md(21KB)
--------pc.md(846B)
--------instruction_format.md(219B)
--------mem.md(923B)
--------id.md(1KB)
--------ex.md(1KB)
----README.md(3KB)
----script()
--------test.py(2KB)
----test()
--------test_opcode_funct3_to_imm_type.v(1KB)
--------test_branch_alu.v(1KB)
--------test_id_stage.v(2KB)
--------test_alu.v(2KB)
--------test_imm_extractor.v(2KB)
--------test_ex_stage.v(3KB)
--------test_ex_ctrl.v(5KB)
--------test_st_converter.v(815B)
--------test_ld_converter.v(2KB)
--------test_pc_adder.v(319B)
--------test_ir_splitter.v(702B)