文件名称：脉冲序列代码进行仿真
文件大小：57KB
文件格式：ZIP
更新时间：2022-12-15 04:32:31
FPGA 脉冲同步
由于信号在不同时钟域之间传输，容易发生亚稳态的问题导致，不同时钟域之间得到的信号不同。处理亚稳态常用打两拍的处理方法。多时钟域的处理方法很多，最有效的方法异步fifo,具体可以参考博主的verilog异步fifo设计,仿真（代码供参考）异步fifo适合处理不同时钟域之间传输的数据组，但有时不同时钟域之间仅仅传递脉冲，异步fifo就显的有点大材小用的，因此单信号的跨时钟域处理通常有，脉冲同步器，上传资源对脉冲序列代码进行仿真
【文件预览】：
prj
----pic()
--------}RM`5AN82IQ(WPSG}`VM6EL.png(26KB)
----src()
--------pluse_sync.v(1KB)
--------plus_sync_tb.v(891B)
----sim()
--------prj_pluse.mpf(78KB)
--------vsim.wlf(64KB)
--------work()
--------prj_pluse.cr.mti(539B)
----readme.txt(69B)