文件名称:UART RX verilog
文件大小:5KB
文件格式:V
更新时间:2023-05-07 03:45:14
UART FPGA
将串行UART协议数据转换成8bit数据,接收数据带1bit起始位、8bit数据、1bit偶校验位、1bit停止位。 通过系统时钟、DIVNUM(分频系数)调整波特率
文件名称:UART RX verilog
文件大小:5KB
文件格式:V
更新时间:2023-05-07 03:45:14
UART FPGA
将串行UART协议数据转换成8bit数据,接收数据带1bit起始位、8bit数据、1bit偶校验位、1bit停止位。 通过系统时钟、DIVNUM(分频系数)调整波特率