串口通讯设计之Verilog实现

【文件属性】：
文件名称：串口通讯设计之Verilog实现
文件大小：37KB
文件格式：DOC
更新时间：2014-07-16 09:23:17
Verilog实现 串口通讯设计之Verilog实现:FPGA串口模块是将由RS-485发送过来的数据进行处理，提取出8位有效数据，并按异步串口通讯的格式要求输出到MAX3223的12脚。