文件名称：A pracitcal introduction to hardware software codesign
文件大小：8.29MB
文件格式：PDF
更新时间：2015-04-21 02:10:18
hardware software codesign
Part I Basic Concepts 1 The Nature of Hardware and Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 1.1 Introducing Hardware/Software Codesign .. . . . . . . . . . . . . . . . . . . . . . . . . . . 3 1.1.1 Hardware .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 1.1.2 Software .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 1.1.3 Hardware and Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 1.1.4 Defining Hardware/Software Codesign . . . . . . . . . . . . . . . . . . . . . 11 1.2 The Quest for Energy Efficiency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 1.2.1 Relative Performance .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 1.2.2 Energy Efficiency .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 1.3 The Driving Factors in Hardware/Software Codesign.. . . . . . . . . . . . . . . 15 1.4 The Hardware–Software Codesign Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 1.4.1 The Platform Design Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 1.4.2 Application Mapping .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 1.5 The Dualism of Hardware Design and Software Design .. . . . . . . . . . . . 20 1.6 More on Modeling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.6.1 Abstraction Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 1.7 Concurrency and Parallelism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 1.8 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 1.9 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 1.10 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 2 Data Flow Modeling and Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 2.1 The Need for Concurrent Models: An Example . . . . . . . . . . . . . . . . . . . . . . 33 2.1.1 Tokens, Actors, and Queues. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 2.1.2 Firing Rates, Firing Rules, and Schedules. . . . . . . . . . . . . . . . . . . 38 2.1.3 Synchronous Data Flow Graphs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 2.1.4 SDF Graphs are Determinate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 2.2 Analyzing Synchronous Data Flow Graphs . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 2.2.1 Deriving Periodic Admissible Sequential Schedules . . . . . . . 41 2.2.2 Example: Euclid’s Algorithm as an SDF Graph . . . . . . . . . . . . 44 2.3 Control Flow Modeling and the Limitations of Data Flow Models . . 45 2.3.1 Emulating Control Flow with SDF Semantics . . . . . . . . . . . . . . 46 2.3.2 Extending SDF Semantics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 2.4 Software Implementation of Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 2.4.1 Converting Queues and Actors into Software .. . . . . . . . . . . . . . 48 2.4.2 Sequential Targets with Dynamic Schedule .. . . . . . . . . . . . . . . . 51 2.4.3 Sequential Targets with Static Schedule . . . . . . . . . . . . . . . . . . . . . 57 2.5 Hardware Implementation of Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 2.5.1 Single-Rate SDF Graphs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 2.5.2 Pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 2.5.3 Multirate Expansion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 2.6 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 2.7 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 2.8 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 3 Analysis of Control Flow and Data Flow. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 3.1 Data and Control Edges of a C Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 3.2 Implementing Data and Control Edges. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 3.3 Contruction of the Control Flow Graph .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75 3.4 Construction of the Data Flow Graph . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 3.5 Application: Translating C to Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 3.5.1 Designing the Datapath. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 3.5.2 Designing the Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 3.6 Single-Assignment Programs .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 3.7 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 3.8 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 3.9 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 Part II The Design Space of Custom Architectures 4 Finite State Machine with Datapath.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 4.1 Cycle-Based Bit-Parallel Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 4.1.1 Wires and Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 4.1.2 Precision and Sign . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 4.1.3 Hardware Mapping of Expressions . . . . . . . . . . . . . . . . . . . . . . . . . . 99 4.2 Hardware Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102 4.3 Finite State Machines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104 4.4 Finite State Machines with Datapath .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107 4.4.1 Modeling .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107 4.4.2 An FSMD is Not Unique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111 4.4.3 Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113 4.5 Simulation and RTL Synthesis of FSMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115 4.5.1 Simulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115 4.5.2 Code Generation and Synthesis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117 4.6 Proper FSMD. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117 4.7 Language Mapping for FSMD by Example. . . . . . . . . . . . . . . . . . . . . . . . . . .119 4.7.1 GCD in GEZEL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119 4.7.2 GCD in Verilog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .120 4.7.3 GCD in VHDL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122 4.7.4 GCD in SystemC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .124 4.8 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126 4.9 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126 4.10 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127 5 Microprogrammed Architectures.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133 5.1 Limitations of Finite State Machines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133 5.1.1 State Explosion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133 5.1.2 Exception Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134 5.1.3 Runtime Flexibility .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135 5.2 Microprogrammed Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136 5.3 Microinstruction Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137 5.3.1 Jump Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137 5.3.2 Command Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139 5.4 The Microprogrammed Datapath . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .141 5.4.1 Datapath Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .141 5.4.2 Writing Microprograms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .142 5.5 Implementing a MicroprogrammedMachine . . . . . . . . . . . . . . . . . . . . . . . . .144 5.5.1 MicroinstructionWord Definition . . . . . . . . . . . . . . . . . . . . . . . . . . .144 5.6 Microprogram Interpreters .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .151 5.7 Microprogram Pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .155 5.7.1 Microinstruction Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156 5.7.2 Datapath Condition-Code Register . . . . . . . . . . . . . . . . . . . . . . . . . .157 5.7.3 Pipelined Next-Address Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .158 5.8 Picoblaze: A ContemporaryMicroprogram Controller.. . . . . . . . . . . . . .158 5.9 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .160 5.10 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .160 5.11 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .161 6 General-Purpose Embedded Cores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165 6.1 Processors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165 6.1.1 The Toolchain of a Typical Microprocessor .. . . . . . . . . . . . . . . .166 6.1.2 From C to Assembly Instructions .. . . . . . . . . . . . . . . . . . . . . . . . . . .167 6.1.3 Simulating a C Program Executing on a Microprocessor . .170 6.2 The RISC Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173 6.2.1 Control Hazards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174 6.2.2 Data Hazards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .176 6.2.3 Structural Hazards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .177 6.3 Program Organization .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .178 6.3.1 Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .179 6.3.2 Variables in the Memory Hierarchy . . . . . . . . . . . . . . . . . . . . . . . . .180 6.3.3 Function Calls . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183 6.3.4 Program Layout.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .186 6.4 Analyzing the Quality of Compiled Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . .190 6.4.1 Analysis Based on Static Assembly Code . . . . . . . . . . . . . . . . . . .190 6.4.2 Analysis Based on Execution of Object Code. . . . . . . . . . . . . . .194 6.5 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .198 6.6 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .198 6.7 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .199 7 SystemOnChip. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205 7.1 The System-on-Chip Concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205 7.1.1 The Cast of Players . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206 7.1.2 SoC Interfaces for Custom Hardware . . . . . . . . . . . . . . . . . . . . . . .207 7.2 Four Design Principles in SoC Architecture . . . . . . . . . . . . . . . . . . . . . . . . . .209 7.2.1 Heterogeneous and Distributed Data Processing. . . . . . . . . . . .209 7.2.2 Heterogeneous and Distributed Communications.. . . . . . . . . .210 7.2.3 Heterogeneous and Distributed Storage . . . . . . . . . . . . . . . . . . . . .211 7.2.4 Hierarchical Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214 7.3 Example: Portable Multimedia System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215 7.4 SoC Modeling in GEZEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .217 7.4.1 An SoC with a StrongARM Core . . . . . . . . . . . . . . . . . . . . . . . . . . . .218 7.4.2 Ping-Pong Buffer with an 8051 .. . . . . . . . . . . . . . . . . . . . . . . . . . . . .221 7.5 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225 7.6 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225 7.7 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .226 Part III Hardware/Software Interfaces 8 On-Chip Busses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .231 8.1 Connecting Hardware and Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .231 8.2 On-Chip Bus Systems. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .232 8.2.1 Some Existing On-Chip Bus Systems . . . . . . . . . . . . . . . . . . . . . . .232 8.2.2 Bus Elements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .233 8.2.3 Bus Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234 8.2.4 Bus Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .235 8.3 Bus Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .237 8.3.1 Simple Read and Write Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . .237 8.3.2 Transfer Sizing and Endianess . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .238 8.3.3 Improved Bus Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .242 8.4 Multimaster Bus Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245 8.4.1 Bus Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .246 8.4.2 Bus Locking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .248 8.5 On-Chip Networks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .250 8.6 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .253 8.7 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254 8.8 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254 9 Hardware/Software Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .259 9.1 The Hardware/Software Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .259 9.2 Synchronization Schemes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260 9.2.1 Synchronization Concepts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260 9.2.2 Semaphore . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .262 9.2.3 One-Way and Two-Way Handshake . . . . . . . . . . . . . . . . . . . . . . . . .265 9.2.4 Blocking and Nonblocking Data-Transfer.. . . . . . . . . . . . . . . . . .267 9.3 Memory-Mapped Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .268 9.3.1 The Memory-Mapped Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .268 9.3.2 Mailboxes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271 9.3.3 First-In First-Out Queues. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272 9.3.4 Slave and Master Handshakes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .273 9.3.5 Shared Memory .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .274 9.3.6 GEZEL Modeling of Memory-Mapped Interfaces.. . . . . . . . .275 9.4 Coprocessor Interfaces .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .279 9.4.1 Tight and Loose Coupling.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .281 9.4.2 The Fast Simplex Link . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .282 9.4.3 The LEON-3 Floating Point Coprocessor Interface . . . . . . . .284 9.5 Custom-Instruction Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .286 9.5.1 ASIP Design Flow. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287 9.5.2 Example: Endianess Byte-Ordering Processor . . . . . . . . . . . . . .288 9.5.3 Finding Good ASIP Instructions .. . . . . . . . . . . . . . . . . . . . . . . . . . . .293 9.6 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .297 9.7 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .297 9.8 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .298 10 Coprocessor Control Shell Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .303 10.1 The Coprocessor Control Shell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .303 10.1.1 Functions of the Coprocessor Control Shell. . . . . . . . . . . . . . . . .303 10.1.2 Layout of the Coprocessor Control Shell . . . . . . . . . . . . . . . . . . . .305 10.1.3 Communication-Constrained vs. Computation-Constrained Coprocessors . . . . . . . . . . . . . . . . . . . .306 10.2 Data Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .308 10.2.1 Flexible Addressing Mechanisms. . . . . . . . . . . . . . . . . . . . . . . . . . . .308 10.2.2 Multiplexing and Masking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .308 10.3 Control Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .310 10.3.1 Hierarchical Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .311 10.3.2 Control of Internal Pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .313 10.4 Programmer’sModel = Control Design + Data Design . . . . . . . . . . . . . .317 10.4.1 Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .317 10.4.2 Instruction Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .318 10.5 Example: AES Encryption Coprocessor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319 10.5.1 Control Shell Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .320 10.5.2 Programmer’sModel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .320 10.5.3 Software Driver Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .323 10.5.4 Control Shell Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .324 10.5.5 System Performance Evaluation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .327 10.6 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329 10.7 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329 10.8 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .330 Part IV Applications 11 Trivium Crypto-Coprocessor.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .337 11.1 The Trivium Stream Cipher Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .337 11.1.1 Stream Ciphers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .337 11.1.2 Trivium.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .339 11.1.3 Hardware Mapping of Trivium . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340 11.1.4 A Hardware Testbench for Trivium. . . . . . . . . . . . . . . . . . . . . . . . . .344 11.2 Trivium for 8-bit Platforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .344 11.2.1 Overall Design of the 8051 Coprocessor . . . . . . . . . . . . . . . . . . . .345 11.2.2 Hardware Platform of the 8051 Coprocessor.. . . . . . . . . . . . . . .346 11.2.3 Software Driver for 8051 .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .350 11.3 Trivium for 32-bit Platforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .354 11.3.1 Hardware Platform Using Memory-mapped Interfaces.. . . .355 11.3.2 Software Driver Using Memory-mapped Interfaces . . . . . . . .358 11.3.3 Hardware Platform Using a Custom-Instruction Interface .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .362 11.3.4 Software Driver for a Custom-Instruction Interface . . . . . . . .364 11.4 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .366 11.5 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .367 11.6 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .367 12 CORDIC Coprocessor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .369 12.1 The Coordinate Rotation Digital Computer Algorithm . . . . . . . . . . . . . .369 12.1.1 The Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .369 12.1.2 Reference Implementation in C. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .371 12.2 A Hardware Coprocessor for CORDIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .373 12.2.1 A CORDIC Kernel in Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . .373 12.2.2 A Control Shell for Fast-Simplex-Link Coprocessors . . . . . .376 12.3 An FPGA Prototype of the CORDIC Coprocessor . . . . . . . . . . . . . . . . . . .379 12.4 Handling Large Amounts of Rotations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .382 12.5 Summary.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .387 12.6 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .387 12.7 Problems .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .388