文件名称：並行擾碼模塊
文件大小：79KB
文件格式：PDF
更新时间：2017-04-20 08:33:53
Verilog
并行扰码模块的FPGA设计 最近几年，光通信越来越广泛的应用于通讯、计 算机网络等领域。在光通信系统中，为了保证定时恢 复的质量，保持信号稳定性，保证足够的比特定时含 量，需要采用扰码来防止长连0或长连1序列的出 现n]。因此，需要对传输数据在发送方向进行加扰，在 接收方向进行解扰。如图1所示。 怔 卜匝 j 图1 光通信网结构图 目前，最常用的加扰算法是串 行算法[2]。但随着传输速率的提高， 并行扰码算法越来越表现出了他的 速度快的优点，在光通信中也开始 广泛应用起来。