文件名称：bwlabel.rar
文件大小：7KB
文件格式：RAR
更新时间：2022-05-29 15:58:21
FPGA bwlabe 连通域 雷达目标检测 verilo
基于FPGA的连通域目标检测设计，采用AXI4接口设计，采集存储于DDR的图像数据。具有资源消耗低，反应快速，统计准确的优点。该算法可以统计一定强弱的目标，并标记连通域的位置。
【文件预览】：
bwlabel
----src()
--------bwlabel.v(14KB)
----component.xml(48KB)
----xgui()
--------bwlabel_vRTM.tcl(6KB)