文件名称:RISC_CPU.zip
文件大小:7.69MB
文件格式:ZIP
更新时间:2021-11-11 09:28:29
fpga
入门较复杂的Verilog逻辑代码,实现RICS_CPU,其中每个主要子模块都有对应仿真文件,保证功能仿真正确;把寻址空间规定为8K字节,及13位地址总线。
文件名称:RISC_CPU.zip
文件大小:7.69MB
文件格式:ZIP
更新时间:2021-11-11 09:28:29
fpga
入门较复杂的Verilog逻辑代码,实现RICS_CPU,其中每个主要子模块都有对应仿真文件,保证功能仿真正确;把寻址空间规定为8K字节,及13位地址总线。